日志
AD7705
||
一、概述
1.1一般说明
AD7705/7706是应用于低频测量的2/3通道的模拟前端。该器件可以接受直接来自传感器的低电平的输入信号，然后产生串行的数字输出。利用Σ-∆转换技术实现了16位无丢失代码性能。选定的输入信号被送到一个基于模拟调制器的增益可编程专用前端。片内数字滤波器处理调制器的输出信号。通过片内控制寄存器可调节滤波器的截止点和输出更新速率，从而对数字滤波器的第一个陷波进行编程。
AD7705/7706只需2.7～3.3V或4.75～5.25V单电源。AD7705是双通道全差分模拟输入，而AD7706是3通道伪差分模拟输入，二者都带有一个差分基准输入。当电源电压为5V、基准电压为2.5V时，这二种器件都可将输入信号范围从0～+20mV到0～+2.5V的信号进行处理。还可处理±20mV～±2.5V的双极性输入信号，对于AD7705是以AIN(-)输入端为参考点，而AD7706是COMMON输入端。当电源电压为3V、基准电压为1.225V时，可处理0～+10mV到0～+1.225V的单极性输入信号，它的双极性输入信号范围是±10mV到±1.225V。因此，AD7705/7706可以实现2/3通道系统所有信号的调理和转换。
AD7705/7706是用于智能系统、微控制器系统和基于DSP系统的理想产品。其串行接口可配置为三线接口。增益值、信号极性以及更新速率的选择可用串行输入口由软件来配置。该器件还包括自校准和系统校准选项，以消除器件本身或系统的增益和偏移误差。
CMOS结构确保器件具有极低功耗，掉电模式减少等待时的功耗至20μW（典型值）。AD7705/7706采用16脚塑料双列直插（DIP）和16脚宽体（0.3英寸）SOIC封装和16脚TSSOP封装。
1.2特点
�AD7705：2个全差分输入通道的ADC
�AD7706：3个伪差分输入通道的ADC16位无丢失代码0.003%非线性
�可编程增益前端增益：1～128
�三线串行接口SPITM、QSPITM、MICROWIRETM和DSP兼容
�有对模拟输入缓冲的能力
�2.7～3.3V或4.75～5.25V工作电压
�3V电压时，最大功耗为1mW
�等待电流的最大值为8μA
�16脚DIP、SOIC和TSSOP封装
1、SCLK： 串行时钟，施密特逻辑输入。将一个外部的串行时钟加于这一输入端口，以访问AD7705/7706的串行数据。该串行时钟可以是连续时钟以连续的脉冲串传送所有数据。反之，它也可以是非连续时钟，将信息以小批型数据发送给AD7705/7706。
2、MCLKIN：为转换器提供主时钟信号。能以晶体/谐振器或外部时钟的形式提供。晶体/谐振器可以接在MCLKIN和MCLKOUT二引脚之间。此外，MCLKIN也可用CMOS兼容的时钟驱动，而MCLKOUT不连接。时钟频率的范围为500kHz～5MHz。
3、MCLKOUT：当主时钟为晶体/谐振器时，晶体/谐振器被接在MCLKIN和MCLKOUT之间。如果在MCLKIN引脚处接上一个外部时钟，MCLKOUT将提供一个反相时钟信号。这个时钟可以用来为外部电路提供时钟源，且可以驱动一个CMOS负载。如果用户不需要，MCLKOUT可以通过时钟寄存器中的CLKDIS位关掉。这样，器件不会在MCLKOUT脚上驱动电容负载而消耗不必要的功率。
4、CS： 片选，低电平有效的逻辑输入，选择AD7705/7706。将该引脚接为低电平，AD7705/7706能以三线接口模式运行（以SCLK、DIN和DOUT与器件接口）。在串行总线上带有多个器件的系统中，可由
CS对这些器件作出选择，或在与AD7705/7706通信时，CS可用作帧同步信号。
5、RESET 复位输入。低电平有效的输入，将器件的控制逻辑、接口逻辑、校准系数、数字滤波器和模拟调制器复位至上电状态。
6、AIN2(+)[AIN1]对于AD7705，差分模拟输入通道2的正输入端。对于AD7706，模拟输入通道1的输入端。
7、AIN1(+)[AIN2]对于AD7705，差分模拟输入通道1的正输入端；对于AD7706，模拟输入通道2的输入端。
8、AIN1(-)[COMMON]对于AD7705，差分模拟输入通道1的负输入端；对于AD7706，COMMON输入端，模拟通道1、2、3的输入以此输入端为基准。
9、REFIN(+):基准输入端。AD7705/7706差分基准输入的正输入端。基准输入是差分的，并规定REFIN(+)必须大于REFIN(-)。REFIN(+)可以取VDD和GND之间的任何值。
10、10REFIN(-):基准输入端。AD7705/7706差分基准输入的负输入端。REFIN(-)可以取VDD和GND之间的任何值，且满足REFIN(+)大于REFIN(-)。
11、AIN2(-)[AIN3]:对于AD7705，差分模拟输入通道2的负输入端。对于AD7706，模拟输入通道3输入端。
12、DRDY:逻辑输出。这个输出端上的逻辑低电平表示可从AD7705/7706的数据寄存器获取新的输出字。完成对一个完全的输出字的读操作后，DRDY引脚立即回到高电平。如果在两次输出更新之间，不发生数据读出，DRDY将在下一次输出更新前500×tCLKIN时间返回高电平。当DRDY处于高电平时，不能进行读操作，以免数据寄存器中的数据正在被更新时进行读操作。当数据被更新后，DRDY又将返回低电平。DRDY:也用来指示何时AD7705/7706已经完成片内的校准序列。
13、DOU:T串行数据输出端。从片内的输出移位寄存器读出的串行数据由此端输出。根据通讯寄存器中的寄存器选择位，移位寄存器可容纳来自通讯寄存器、时钟寄存器或数据寄存器的信息。
14、DIN:串行数据输入端。向片内的输入移位寄存器写入的串行数据由此输入。根据通讯寄存器中的寄存器选择位，输入移位寄存器中的数据被传送到设置寄存器、时钟寄存器或通讯寄存器。
15、VDD：电源电压，+2.7V～+5.25V。
16、GND：内部电路的地电位基准点
3.2片内寄存器
AD7705/7706片内包括8个寄存器，这些寄存器通过器件的串行口访问。第一个是通信寄存器，它管理通道选择，决定下一个操作是读操作还是写操作，以及下一次读或写哪一个寄存器。所有与器件的通信必须从写入通信寄存器开始。上电或复位后，器件等待在通信寄存器上进行一次写操作。这一写到通信寄存器的数据决定下一次操作是读还是写，同时决定这次读操作或写操作在哪个寄存器上发生。所以，写任何其它寄存器首先要写通信寄存器，然后才能写选定的寄存器。所有的寄存器（包括通信寄存器本身和输出数据寄存器）进行读操作之前，必须先写通信寄存器，然后才能读选定的寄存器。此外，通信寄存器还控制等待模式和通道选择，此外DRDY状态也可以从通信寄存器上读出。第2个寄存器是设置寄存器，决定校准模式、增益设置、单/双极性输入以及缓冲模式。第3个寄存器是时钟寄存器，包括滤波器选择位和时钟控制位。第4个寄存器是数据寄存器，器件输出的数据从这个寄存器读出。最后一个寄存器是校准寄存器，它存储通道校准数据。下面分别作详细说明。
3.2.1.通信寄存器（RS2、RS1、RS0=0、0、0）
通信寄存器是一个8位寄存器，既可以读出数据也可以把数据写进去。所有与器件的通信必须从写该寄存器开始。写上去的数据决定下一次读操作或写操作在哪个寄存器上发生。一旦在选定的寄存器上完成了下一次读操作或写操作，接口返回到通信寄存器接收一次写操作的状态。这是接口的默认状态，在上电或复位后，AD7705/7706就处于这种默认状态等待对通信寄存器一次写操作。在接口序列丢失的情况下，如果在DIN高电平的写操作持续了足够长的时间（至少32个串行时钟周期），AD7705/7706将会回到默认状态
